module ddr3l (
output reset,
output odt,
output [13:0] a,
output [2:0] ba,
output cs,
output ras,
output cas,
output we,
output cke,
output clk,
output [1:0] dm,
input [15:0] dq_i,
output [15:0] dq_o,
output dq_en,
input [1:0] dqs_i,
output [1:0] dqs_o,
output dqs_en,
);
endmodule
